PATENT ABSTRACTS OF JAPAN

JPA 2000-078397

(11) Publication number: 2000078397 A

(43) Date of publication of application: 14.03.00

(51) Int. CI

H04N 1/393 H04N 1/04

(21) Application number: 10249772

(22) Date of filing: 03.09.98

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

NISHIDA IKUO


(54) IMAGE FORMING DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To avoid the problem of vibrations without making the width of machine body large and to dispense with complicated arithmetic processing by performing magnification in the sub-scanning direction in the image reading of an image forming device, while using both a method for performing the magnification while changing the conventional moving speed of a carriage and a method for performing magnification through signal processing.

SOLUTION: When a scale is smaller than a certain reduction factor at the time of reduction, the carriage moving speed is made about two times the setting factor. A line memory for one main scan line is provided inside an ASIC (1) 704 for a scanner, data for the first one line are stored, and at the time point when the next main scan line is fetched, after the averaging processing with the data of the first line is performed, they are outputted to an image processing ASIC (2) 705 on the following stage. In addition, filtering processing, gradation processing, binarizing, and main scanning direction magnification changing processing at the image

processing ASIC (2) 705 on the following stage are performed as usual. The data processed by this image processing ASIC (2) 705 on the following stage are temporarily stored in a page memory(PM)



(19)日本国特許庁(JP)

(m)公開特許公報 (a)

(11)特許出願公開番号 特開2000-78397

(P2000-78397A)(43)公開日 平成12年3月14日(2000.3.14)

(51) Int. Cl. 7

識別記号

FΙ

テーマコート・

(参考)

HO4N 1/393

1/04

H04N 1/393 1/04

5C072

C 5C076

審査請求 未請求 請求項の数2 OL (全10頁)

(21)出願番号

特願平10-249772

(22)出願日

平成10年9月3日(1998.9.3)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 西田 郁雄

神奈川県川崎市幸区柳町70番地 株式会社

東芝柳町工場内

(74)代理人 100058479

弁理士 鈴江 武彦 (外6名)

F ターム(参考) 5C072 AA05 BA09 MB03 TA05 UA12

UA20 XA01

5C076 AA21 AA22 BA08 BB06 BB07


BB31 CB01

(54) 【発明の名称】画像形成装置

(57)【要約】

【課題】機体幅を大きくせず、またキャリッジを高速で 動作させることによる振動などによる問題を回避し、複 雑な計算処理も行わず、かつ多大なメモリも必要としな い手法で副走査方向の縮小を実現する。

【解決手段】複写倍率を設定する手段と、設定された複 写倍率に応じてキャリッジの移動速度を変更する手段 と、少なくとも読取り原稿1ページ分の2値データを記 憶する手段とを有し、縮小時にある倍率以下の場合には それまでの倍率とキャリッジ移動速度の関係からすると 2分の1のキャリッジ移動速度でキャリッジを走査し、 読取り主走査方向1ライン分の画素数×階調のラインメ モリを有し、主走査2ライン分のデータを多値データの うちに計算処理することにより、副走査方向の縮小変倍 を行う画像形成装置であって、縮小時に画像副走査方向 倍率変更をキャリッジ移動速度と信号処理を併用して行 うことを特徴とする。



【特許請求の範囲】

【請求項1】 形成すべき原稿画像をキャリッジによって走査して得られる光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

前記形成すべき原稿画像の複写倍率を設定する倍率設定 手段と、

この倍率設定手段によって設定された複写倍率に応じて 前記キャリッジの移動速度を変更するもので、設定され た複写倍率が縮小時においてある倍率以下の場合にはそ れまでの倍率とキャリッジ移動速度の関係からの2分の 10 1のキャリッジ移動速度でキャリッジを走査する速度変 更手段と、

前記蓄積手段に蓄積された電気信号をデジタル信号に変換し、主走査方向1ライン分の入力画像データを記憶するラインメモリを有し、主走査方向2ライン分のデータを多値データのうちに計算処理することにより、副走査方向の縮小変倍を行ってから、該主走査方向1ライン分の入力画像データとして出力する前処理手段と、

この前処理手段から出力される主走査方向1ライン分の 入力画像データを画素毎に取り込んで2値データとする 20 処理を含む所定の画像データ処理を行う画像データ処理 手段と、

前記画像データ処理手段からの2値データに対し少なく とも前記形成すべき原稿画像1ページ分の2値データを 記憶する記憶手段とを有し、

前記縮小時に、前記速度変更手段によって副走査方向倍率変更をキャリッジ移動速度のみで行うときのキャリッジ移動速度の半分のキャリッジ移動速度とすると共に、前記前処理手段によって主走査方向2ライン分のデータを多値データのうちに平均化処理で行うことにより、副30走査方向倍率を変更することを特徴とする画像形成装置。

【請求項2】 形成すべき原稿画像をキャリッジによって走査して得られる光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段と、

前記形成すべき原稿画像の複写倍率を設定する倍率設定 手段と、

この倍率設定手段によって設定された複写倍率に応じて 前記キャリッジの移動速度を変更するもので、設定され た複写倍率が縮小時においてある倍率以下の場合にはそ 40 れまでの倍率とキャリッジ移動速度の関係からの2分の 1のキャリッジ移動速度でキャリッジを走査する速度変 更手段と、

前記蓄積手段に蓄積された電気信号をデジタル信号に変換し、主走査方向1ライン分の入力画像データを記憶するラインメモリを有し、主走査方向2ライン分のデータを多値データのうちに計算処理することにより、副走査方向の縮小変倍を行ってから、該主走査方向1ライン分の入力画像データとして出力する前処理手段と、

この前処理手段から出力される主走査方向1ライン分の 50 0%時には50mm/sec、25%時には800mm

入力画像データを画素毎に取り込んで2値データとする 処理を含む所定の画像データ処理を行う画像データ処理 手段と、

前記画像データ処理手段からの2値データに対し少なく とも前記形成すべき原稿画像1ページ分の2値データを 記憶する記憶手段とを有し、

前記縮小時に、前記速度変更手段によって副走査方向倍率変更をキャリッジ移動速度のみで行うときのキャリッジ移動速度の半分のキャリッジ移動速度とすると共に、前記前処理手段によって主走査方向1ライン分のデータを多値データのうちに間引き処理することにより、副走査方向倍率を変更することを特徴とする画像形成装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スキャナ部における画像読取り用の光電変換素子として、例えば、電荷結合素子(CCD)を用いるようにした画像形成装置において、特に、画像形成装置の画像読取りにおける副走査方向(キャリッジ移動方向)の変倍を従来のキャリッジの移動速度を変えて行う手法と信号処理によって行う手法とを併用して行うようにした画像形成装置に関する。【0002】

【従来の技術】周知のように、電子複写機、デジタル複写機 (PPC)、ファクシミリなどの画像形成装置においては、スキャナ部における画像読取り用の光電変換素子として、例えば、電荷結合素子 (CCD) が用いられている。

【0003】このように、CCDなどの光電変換索子を用いて画像データを読み取る読取りスキャナ光学系において、主走査方向については、CCDの画素数、レンズ倍率によって読取り画像の大きさ(倍率)が決まってしまうために、出力時に倍率を変える手法としてデジタル信号を計算処理によって行うようにした手法が広く用いられている。

【0004】一方、副走査方向(キャリッジ移動方向)については、キャリッジの移動速度を変えることにより、1主走査ラインで読み取る原稿幅を変えることで倍率を変える手法、あるいは1ページ分の画像データを読み込んだ後に画像処理(計算処理)により倍率を変える手法などが用いられている。

[0005]

【発明が解決しようとする課題】しかるに、副走査方向の変倍をキャリッジの移動速度を変化させて行う手法においては、例えば、倍率可変範囲が25%から400%までであったときに、キャリッジ移動速度について考えると、400%時の移動速度に対して25%時の移動速度は16倍のスピードが必要となる。

【0006】これは、例えば、100%時のキャリッジ 移動速度が200mm/secであったとすると、40 0%時には50mm/sec 25%時には800mm /secの速度が必要であるということである。

【0007】これを実現するためには、キャリッジを駆動するモータとして、この16倍のスピード範囲で使えるものでなければならないし、なによりキャリッジの移動速度を800mm/secという高速で安定して画像読取りを行うためには、画像領域以外(原稿の大きさ以上)に非常に長い加速距離、キャリッジ駆動の安定化までの距離が必要となり、結果として機体、あるいはスキャナ部が大きくなってしまうという欠点があった。

【0008】また、副走査方向の移動速度を変えないで 10 変倍を行うために、画像処理(計算処理)によった変倍 手法を採用した場合には、1ページ分の画像データを読み込んだ後に、このデータを一旦メモリなどに記憶する 必要がある。

【0009】スキャナでの読取り画像は一般的に多値であるから、このまま1ページ分の画像データをそのままメモリに記憶させようとすると、例えば、A4サイズで8 bitデータとすると、A3サイズのデータは600 dpiの解像力とすると、約9 MBであるからこれを8 bitデータで記憶するとすると $9 \times 8 = 72$ MBのメ 20 モリが必要となる。

【0010】このメモリー容量をDRAMなどの半導休素子で得ようとすると、非常に高価になり、また、ハードディスクなどの記憶装置でこのメモリ容量を実現しようとすると、ハードディスクの読み書きのスピードに時間がかかり、処理スピードが遅くなる。

【0011】また、2値データに変換後にメモリに記憶させる手法では、2値データに変換後に変倍処理を行ったのでは、著しく画像が劣化し、途中途中で変倍処理を行うためには、副走査方向の倍率に応じた主走査ライン 30数のラインメモリを管埋することが必要となり、計算も非常に複雑になるという欠点があった。

【0012】そこで、本発明は、以上のような点に鑑みてなされたもので、スキャナ部における画像読取り用の光電変換素子として、例えば、電荷結合素子(CCD)を用いるようにした画像形成装置において、特に、画像形成装置の画像読取りにおける副走査方向(キャリッジ移動方向)の変倍を従来のキャリッジの移動速度を変えて行う手法と信号処理によって行う手法とを併用して行うことにより、機体幅(読取りスキャナの大きさ)を大もくせず、またキャリッジを高速で動作させることによる振動などの問題を回避し、複雑な計算処理も行わず、かつ多大なメモリも必要としない手法で副走査方向の縮小を実現することができるようにした画像形成装置を提供することを目的とする。

[0013]

【課題を解決するための手段】本発明によると、上記課題を解決するために、形成すべき原稿画像をキャリッジによって走査して得られる光画像情報を受光して光電変換した電気信号を1ラインの素子に蓄積する蓄積手段

と、前記形成すべき原稿画像の複写倍率を設定する倍率 設定手段と、この倍率設定手段によって設定された複写 倍率に応じて前記キャリッジの移動速度を変更するもの で、設定された複写倍率が縮小時においてある倍率以下 の場合にはそれまでの倍率とキャリッジ移動速度の関係 からの2分の1のキャリッジ移動速度でキャリッジを走 査する速度変更手段と、前記蓄積手段に蓄積された電気 信号をデジタル信号に変換し、主走査方向1ライン分の 入力画像データを記憶するラインメモリを有し、主走査 方向2ライン分のデータを多値データのうちに計算処理 することにより、副走査方向の縮小変倍を行ってから、 該主走査方向1ライン分の入力画像データとして出力す る前処理手段と、この前処理手段から出力される主走査 方向1ライン分の入力画像データを画素毎に取り込んで 2値データとする処理を含む所定の画像データ処理を行 う画像データ処理手段と、前記画像データ処理手段から の2値データに対し少なくとも前記形成すべき原稿画像 1ページ分の2値データを記憶する記憶手段とを有し、 前記縮小時に、前記速度変更手段によって副走査方向倍 率変更をキャリッジ移動速度のみで行うときのキャリッ ジ移動速度の半分のキャリッジ移動速度とすると共に、 前記前処理手段によって主走査方向2ライン分のデータ を多値データのうちに平均化処理で行うことにより、副 走査方向倍率を変更することを特徴とする画像形成装置 が提供される。

【0014】また、本発明によると、上記課題を解決するために、縮小時に、前記速度変更手段によって副走査方向倍率変更をキャリッジ移動速度のみで行うときのキャリッジ移動速度の半分のキャリッジ移動速度とすると共に、前記前処理手段によって主走査方向1ライン分のデータを多値データのうちに間引き処理することにより、副走査方向倍率を変更することを特徴とする画像形成装置が提供される。

[0015]

50

【発明の実施の形態】以下、この発明の一実施の形態について図面を参照して説明する。図1は、本発明が適用されるデジタル複写機の要部の概略構成を示すものである。

【0016】すなわち、このデジタル複写機の要部は、上述したようにスキャナ部4、画像処理部5、プリンタ部6から構成されている。図1に示すように、このデジタル複写機の要部による原稿画像の読み込みは、原稿面に露光ランプ25で直接光をあてて、その反射光による光画像をミラー26、30、31、結像レンズ32を用いて4チャンネル出力CCD34まで導くことによって行われる。

【0017】そして、4チャンネル出力CCD34は、 光画像を光電変換することによって複数(例えば600 dpiの場合7500個)のそれぞれの受光素子毎に電 荷信号に置き換える。

【0018】この電荷信号は、4チャンネル出力CCD 34内部の後述するCCDアナログシフトレジスタによ ってアナログ信号として順番に転送出力される。図1に 示すように、制御システムは、4チャンネル出力CCD 34を含んだ読み込み制御部81、ページメモリボード 82、編集ボード83、画像処理部84と書き込み制御 処理部85、レーザ駆動部87、ポリゴンモータドライ ブ88とを有し、半導体レーザ41からのレーザ光がポ リゴンミラー36で偏向されて感光体ドラム44へ導か れるように構成されている。

【0019】図2は、4チャンネル出力CCD34の構 成を詳細に示したもので、順番に配列された受光素子 (フォトダイオード等) S1~S7500、シフトゲー ト101、シフトゲート102、CCDアナログシフト レジスタ111~114、出力バッファ121~124 で構成される。

【0020】図2に示すように、4チャンネル出力CC D34の場合は、信号出力が偶数成分と奇数成分を、さ らにそれぞれを左右に分割して4系統の出力構成として 2、113、114が4つ存在する。

【0021】したがって、CCDアナログシフトレジス タ111によって奇数成分の左端の受光素子による信号 より順番に転送出力され、アナログシフトレジスタ11 2によって偶数成分の左端の受光素子による信号より順 番に転送出力され、アナログシフトレジスタ113によ って奇数成分の右端の受光素子による信号より順番に転 送出力され、アナログシフトレジスタ114によって偶 数成分の右端の受光素子による信号より順番に転送出力 されることになる。

【0022】また、奇数成分、偶数成分それぞれの左右 から出力される最後の信号は、受光素子S1~S750 0の中央にて、隣り合って並ぶ受光素子S3749, S 3750, S3751, S3752による信号となる。

【0023】この4チャンネル出力CCD34を駆動す るために必要な制御信号(転送クロック、シフトゲート 信号、リセット信号、クランプ信号) は、後述する高速 スキャナ制御ASICのCCD駆動機能により生成され

【0024】図3は、読み込み制御部81に搭載される 4チャンネル出力 CCD 34 における画像データの転送 を行う前処理システム130と、高速スキャナ制御AS IC135の構成を示すものである。

【0025】なお、前処理システム130は、アンプ1 31、132、A/Dコンバータ133、134とから 構成されている。前処理システム130において、4チ ャンネル出力 CCD 3 4 から出力されたアナログ信号 は、アンプ (Amp:アナログ信号処理集積回路) 13 1、132において画素信号毎にサンプリングされた 後、信号増幅される。

【0026】ここで使用するアンプ131、132は、 1チップで2チャンネル分の処理が並列(パラレル)で 可能である。そして、アンプ131には、4チャンネル 出力CCD34の画素信号の奇数成分の左右2チャンネ ル(出力端子〇S1、〇S3)が入力される。

ĥ

【0027】また、アンプ132には、4チャンネル出 カCCD34の画素信号の偶数成分の左右2チャンネル (出力端子OS2、OS4) が入力される。それぞれの アンプ131, 132内部においては、4チャンネル出 10 力CCD34の左右からの2チャンネルの画素信号が並 列で処理(サンプリング及び信号増幅)され、その後 で、1チャンネルに合成(マルチプレクス)される。

【0028】すなわち、アンプ131においては奇数成 分の左右の信号を合成して1チャンネルに、アンプ13 2においては偶数成分の左右の信号を合成して1チャン ネルにし、それぞれアンプ131、132より出力する という方式をとっている。

【0029】これはアンプ131では4チャンネル出力 CCD34の奇数成分の左右の画素信号をまとめて処理 いるため、CCDアナログシフトレジスタ111、11 20 し、アンプ132では4チャンネル出力CCD34の偶 数成分の左右の画素信号をまとめて処理するという構成

> 【0030】このような構成をとることにより、4チャ ンネル出力CCD34の出力信号の偶数成分、奇数成 分、それぞれの左右の信号の歪みがアンプ(131、1 32) のチップ間のバラツキ (チップ差による回路特性 のばらつき)に依存しないようにするための配慮がなさ れている。

【0031】また、この場合、アンプ131、132か らの信号出力レートは、アンプ131、132への信号 入力レートの2倍となる。このアンプ131、132よ り出力される信号処理の上で適切なレベルまで増幅され た画素毎のアナログ信号は、A/Dコンバータ(ADC 133、134) によってAD変換されてデジタル信号 となる。

【0032】すなわち、アンプ131は、4チャンネル 出力CCD34から出力された奇数成分の左右2チャン ネルの画素信号をそれぞれ並列でサンプリングして信号 増幅した後、さらに、これらの信号を1チャンネルに合 40 成する。

【0033】このアンプ131より出力されるアナログ 信号については、A/Dコンバータ133によってAD 変換するようになっている。また、アンプ132は、4 チャンネル出力CCD34から出力された偶数成分の左 右2チャンネルの画素信号をそれぞれ並列でサンプリン グして信号増幅した後、さらに、これらの信号を1チャ ンネルに合成する。

【0034】このアンプ132より出力されるアナログ 信号については、A/Dコンパータ134によってAD 変換するようになっている。また、ここで使用するA/

Dコンバータ133、134の分解能は、8ビット(b it:256ステップ)なので、画素データとしては1 画素あたり8ビットデータとなる。

【0035】このように4チャンネル出力CCD34に て読込まれた画像情報(光画像データとして4チャンネ ル出力 CCD 3 4 に入力されるもの) に基づいて、4チ ャンネル出力CCD34より出力される画素信号(アナ ログ信号)をアンプ131、132にて信号増幅及び合 成し、それらの信号をA/Dコンバータ133、134 によってAD変換してデジタル信号にするといった一連 10 の処理がスキャナ部4における前処理と呼ばれる。

【0036】この前処理を実行する各部が前処理システ ム130を構成する。また、アンプ131、132を駆 動するために必要な制御信号(サンプルホールドパル ス、合成信号、クランプ信号) 及びA/Dコンバータ1 33、134においてAD変換処理に必要なAD変換用 クロックについては、高速スキャナ制御ASIC135 の前処理LSI駆動機能より生成される。

【0037】このようにして前処理が施された画像情報 に基づく画素信号(1画素あたり8ビットデータ、以下 画像データと記述する) は、高速スキャナ制御ASIC 135へと入力され、高速スキャナ制御ASIC135 内部においてシェーディング補正処理及び左右補正処 理、ラスタ変換処理が施される。

【0038】図4は、高速スキャナ制御ASIC135 の構成を示すものである。すなわち、この高速スキャナ 制御ASIC135は、バス幅変換回路140、シェー ディング補正回路141、142、143、144、バ スセレクト回路(SEL)147、148、左右補正回 路160、ピット反転回路161、162、163、1 30 64、及びラスタ変換回路165から構成されている。

【0039】前述したように、前処理システム130で 前処理が施された画像データは、DOAX(8ビット: 奇数成分の左右合成されたデータ)及びDOBX(8ビ ット:偶数成分の左右合成されたデータ)として2チャ ンネルで高速スキャナ制御ASIC135に入力され る。

【0040】ここで、高速スキャナ制御ASIC135 内部における全ての処理は、前処理システム130にお いてデジタル化された画像データに対して行われるもの 40

【0041】これらの画像データは、まずバス幅変換回 路140を通ることにより奇数成分、偶数成分それぞれ において左のデータと右のデータに分けられる。すなわ ち、奇数成分の左右合成されたデータであるDOAX (8ピット)は、バス幅変換回路140によりDOA1 X (8ピット: 奇数成分の左のデータ) とDOA2X (8ピット:奇数成分の右のデータ)とに分解される。 【0042】また、偶数成分の左右合成されたデータで

よりDOB1X(8ビット:偶数成分の左のデータ)と DOB2X(8ビット:偶数成分の右のデータ)とに分 解される。

8

【0043】したがって、バス幅変換回路140によっ て2チャンネルで入力される画像データは4チャンネル に分解されるため、例えば、画像データのデータレート が2チャンネルで1チャンネル当り40MHzとしてD OAX、DOBXより入力された場合、バス幅変換処理 後の出力としての画像データは4チャンネルで1チャン ネル当り20MHzとしてDOA1X、DOA2X、D OB1X、DOB2Xに変換された状態で出力され、次 段に入力されることになる。

【0044】バス幅変換処理により分解されたそれぞれ の画像データDOA1X(8ピット:奇数成分の左のデ ータ)、DOA2X(8ビット: 奇数成分の右のデー タ)、DOB1X(8ビット:偶数成分の左のデー タ)、DOB2X(8ビット:偶数成分の右のデータ) は、シェーディング補正回路141、142、143、 144によりシェーディング補正処理が施される。

【0045】また、図4に示すように高速スキャナ制御 ASIC135の場合、シェーディング補正回路を4つ 準備することにより、バス幅変換処理された4チャンネ ルの画像データDOA1X, DOA2X, DOB1X, DOB2Xをそれぞれ並列で同時に処理できるような構 成をとっている。

【0046】なお、画像濃度に対する画像データの各画 素毎に生じる濃度勾配的な偏差の影響については、シェ ーディング補正機能により補正され、画像濃度に対する 左右の画像データ間(信号伝達経路間(処理経路間)) に生じるリニアリティ的な偏差の影響については左右補 正回路160により補正される。

【0047】このように高速スキャナ制御ASIC13 5内部において、これら一連の処理が施された画像デー 夕は、AIDTAX(8ピット)、AIDTBX(8ビ ット)、AIDTCX(8ピット)、AIDTDX(8 ビット)として高速スキャナ制御ASIC135より出 力され、画像処理ASIC84へと受け渡される。

【0048】画像処理ASIC84に入力された画像デ ータは、画像処理ASIC84内部において、フィルタ リング処理、レンジ補正処理、倍率変換(拡大、縮小) 処理、ィ補正濃度変換処理、階調処理といった画像処理 による一連のデータ加工処理が施される。

【0049】次に、以上のような高速化対応のスキャナ 部における画像読取り用の光電変換素子として、例え ば、電荷結合素子(CCD)として高速デジタルPPC 向けの4チャンネル出力CCDを用いるようにした画像 形成装置において、特に、画像形成装置の画像読取りに おける副走査方向(キャリッジ移動方向)の変倍を従来 のキャリッジの移動速度を変えて行う手法と信号処理に あるDOBX(8ビット)は、バス幅変換回路140に 50 よって行う手法とを併用して行うことにより、機体幅

(読取りスキャナの大きさ)を大きくせず、またキャリ ッジを高速で動作させることによる振動などの問題を回 避し、複雑な計算処理も行わず、かつ多大なメモリも必 要としない手法で副走査方向の縮小を実現することがで きるようにした画像形成装置及びその制御方法を提供す るためになされた本発明の要部について説明する。

【0050】図5は、本発明による画像形成装置の要部 の構成として画像信号の流れに沿って示したプロック図 である。すなわち、図5に示すように、前述したスキャ ナ部4のCCD701で読み取られたアナログの画像信 10 れるような従来の方式での移動速度の半分)とする。 号は、前処理システム130のAMP(増幅器)702 で増幅された後、ADC(A/Dコンバータ) 703で デジタルの画像データに変換されて、スキャナ画像用A SIC(1)704に入力される。

【0051】そして、ADC(A/Dコンバータ)70 3からのデジタルの画像データは、スキャナ用ASIC (1) 704においてCCD701の画素毎の感度の補 正を行うために前述したようなシェーディング補正と呼 ばれる処理が施された後、後段の画像処理ASIC

(2) 705に送られてフィルタ処理などの画像処理が 20 施される。

【0052】この画像処理ASIC(2)705で、フ ィルタ処理などの画像処理が施されたデジタルの画像デ ータは、2値データとして、このASIC(2)705 から出力されてページメモリ(PM)706と呼ばれる メモリに記憶された後に、プリントデータ出力用ASI C(3)707に送られる。

【0053】そして、このプリントデータ出力用ASI C(3)707からのプリントデータ出力に基づいて、 レーザ部708からレーザビームが打ち出されことによ 30 って前述したような感光体ドラム上に形成される潜像を 現像し、それをトナーを用いて用紙に転写した後、定着 することにより、コピーとして出力される。

【0054】ところで、通常は、CCD701への入力 光量(1x/sec)を一定とするため、CCD701 で1主走査ライン分の光を受光してから、CCD701 内の送信バッファへ信号をシフトさせるまでの光蓄積時 間と呼ばれる時間を一定時間とする。

【0055】また、副走査方向の倍率を変倍するときに は、キャリッジの移動速度を変えることにより、1主走 40 査ラインで読み取る副走査方向の長さを変えることによ って行われている。

【0056】このキャリッジの移動速度V′(mm/s ec)は、100%コピー時のキャリッジ移動速度をV (mm/sec)、コピー倍率をn%とすると $V' = V \times (100/n)$

で与えられる。

【0057】これは、キャリッジの移動速度(mm/s ec) とコピー倍率(%) との関係を示している図6の 実線で表される。本発明では、キャリッジの移動速度を 50 非常に早くしなければならない縮小側のある倍率以下の 倍率での縮小を従来のキャリッジ速度の変更だけではな く、画像処理(計算処理)と合わせて行う。 < 実施例1>つまり、

(1) 従来のキャリッジ移動速度を変化させるだけで副 走査方向倍率の変倍を行う場合のキャリッジ移動速度を 本発明では、縮小時にある倍率より小さい(キャリッジ 移動速度が速い)場合には、キャリッジ移動速度を設定 倍率の2倍相当(移動速度としては、図6の破線で表さ

【0058】(2)しかるに、このままでは副走査方向 長さ(主走査方向の読取りライン数)は、この倍率で得 たい倍率の2倍の大きさとなってしまう。これを避ける ために、本発明では、さらに、スキャナ用ASIC

(1) 704内に主走査1ライン分のラインメモリを設 け、図7に示すように、最初の1ライン文のデータS 1, S2……S100を記憶し、次の主走査ラインを取 り込んだ時点で最初のラインのデータとの平均化処理 (S1+S2)/2, (S3+S4)/2 (S99)+S100) / 2を行った後に、後段の画像処理ASI C(2)705に出力するようにしている。

【0059】これにより、後段の画像処理ASIC (2) 705では、通常タイミングでの画像データ転送 に対して、主走査方向のデータが1ラインおきの間隔で 送られてくることになり、結果として副走査方向の画像 データ量は、図8に示すように、平均化処理を行わない とき(S1, S2……S100)に、比較して半分とな り、所定の倍率相当のデータを得ることができる。

【0060】また、後段の画像処理ASIC(2)70 5でのフィルタ処理、階調処理、2値化、主走査方向倍 率変更処理は、処理的には通常時と同様に処理すること ができる。

【0061】しかるに、後段の画像処理ASIC(2) 705で画像処理されたデータが、このままプリントデ ータ出力用ASIC (3) 707 (レーザビームの打ち 出し)に直接送られたのではレーザ部708での印字 が、1ラインおきに行われることになってしまう。

【0062】そこで、これを避けるために、本発明で は、後段の画像処理ASIC(2)705で画像処理さ れたデータを、一旦、ページメモリ(PM)706に記 憶させるようにしている。

【0063】しかるに、このときに、後段の画像処理A SIC(2)705で画像処理されたデータは2値化さ れているので、前述したスキャナ部4のCCD701で 読み取られたアナログの画像信号を前処理システム13 0のAMP(増幅器)702で増幅した後、ADC(A /Dコンバータ) 703でデジタルの画像データとされ た多値データをそのまま記憶するのと比較すると、非常 に少ないメモリ容量で記憶させることができる。

【0064】なお、本実施例ではコピー倍率が50%以

下のときに、キャリッジ移動速度と主走査2ラインデータ平均化による縮小処理を行うような説明図を用いているが、この制御切換の倍率は必ずしも50%という倍率で切り替えるものではなく、例えば、制御の切換ポイントを60%とか、65%とかにしてもかまわない。

11

く実施例2>上述した実施例1では、上記(2)主走査ライン分のラインメモリを用いることで1ライン分のデータを記憶させ、次の1ラインのとの平均化を行う処理で画像データを2分の1とし副走査方向倍率を半分としたが、ラインメモリを用いないでも画像劣化が許容範囲 10に収まるならば、図9に示すように主走査方向データを1ラインづつ間引く(S1,S3……S99)ことによりデータ量を半分とし、倍率変更を行ってもほど同等の効果が得られる。

【0065】以上のようにして、本発明によれば機体幅 (読取りスキャナの大きさ)を大きくせず、またキャリッジを高速で動作させることによる振動などによる問題 を回避し、複雑な計算処理も行わず、かつ多大なメモリ も必要としない手法で副走査方向の縮小を実現すること ができる。

[0066]

【発明の効果】以上詳述したように、この発明によれば、スキャナ部における画像読取り用の光電変換素子として、例えば、電荷結合素子(CCD)として高速デジタルPPC向けの4チャンネル出力CCDを用いるようにした画像形成装置において、特に、画像形成装置の画像読取りにおける副走査方向(キャリッジ移動方向)の変倍を従来のキャリッジの移動速度を変えて行う手法と信号処理によって行う手法とを併用して行うことにより、機体幅(読取りスキャナの大きさ)を大きくせず、またキャリッジを高速で動作させることによる振動などの問題を回避し、複雑な計算処理も行わず、かつ多大なメモリも必要としない手法で副走査方向の縮小を実現することができるようにした画像形成装置を提供することができる。

【図面の簡単な説明】

【図1】本発明が適用されるデジタル複写機の概略構成を示す図。

【図2】4チャンネル出力CCDの構成を示す図。

【図3】前処理システムと高速スキャナ制御ASICの 構成を示す図。

【図4】高速スキャナ制御ASICの構成を示すブロック図。

【図5】図5は、本発明による画像形成装置の要部の構成として画像信号の流れに沿って示したプロック図。

【図6】図6は、キャリッジの移動速度 (mm/s e c) とコピー倍率 (%) との関係を示した特性図。

【図7】図7は、本発明において、最初の1ライン文のデータを記憶し、次の主走査ラインを取り込んだ時点で最初のラインのデータとの平均化処理を行った後に、後段の画像処理ASIC(2)705に出力していることを示すタイミングチャート。

【図8】図8は、最初の1ライン文のデータを記憶し、 平均化処理を行わないで、後段の画像処理ASICに出 力する場合を示すタイミングチャート。

【図9】図9は、本発明において、主走査方向データを 1ラインづつ間引いて、後段の画像処理ASICに出力 する場合を示すタイミングチャート。

【符号の説明】

4…スキャナ部、

5 …画像処理部、

6…プリンタ部、

34…4チャンネル出力CCD、

8 4…画像処理ASIC、

130…前処理システム

131、132…アンプ、

133、134…A/Dコンバータ (ADC)、

0 135…高速スキャナ制御ASIC

701...CCD,

702…AMP (増幅器)、

703…ADC(A/Dコンバータ)、

704…スキャナ画像用ASIC(1)、

705…後段の画像処理ASIC(2)、

706…ページメモリ (PM)、


707…プリントデータ出力用ASIC (3)、

708…レーザ部。


【図5】




[図1]



【図2】




[図6]




[図3]


.





【図4】




[図7]








[図8]



S+はCCDの主走査方向1ライン分のデータを示す。(A4長手幅、解像度600dplとすると約7500両素となる。) HDEN、VDENはそれぞれ主走査、測走査方向の有効データ領域を現わすものとする



【図9】

間引き制御

